| HOME | 目 次 | 前ページ | 次ページ | |
|
JTAG
5.バウンダリ・スキャン・セル
図6にバウンダリ・スキャン・セル(BSC)の例を示す。シフト用FFが2ビットのもので、出力値、スリーステート値の2ビットで1つのBSCを構成している例である。このBSCはそれぞれのパッドに1個あり、シリアルに接続されてBSRを構成する。BSCはパッドごとにイン、アウト、およびスリーステート信号の機能をコントロールする。BSCはシフト用FFとして、2ビットのものや3ビットのものなどがあり、メーカによりシフトデータのビット列の意味が異なる。2ビットのものは、EXTESTの場合、BSRを通してそれぞれが特定のピンに配置されるまで、ピンごとに2ビットのデータをシフトすることによって判断される(1ビットは出力値、もう1ビットはスリー・ステート値)。
3ビットのものは、各パッドセルごとに3個のバウンダリスキャンセルがあり、それぞれDE、DI、およびDO信号用となっている。
図7に1ビットのBSCの例を示す。
BSCにより、I/Oは通常モードあるいはテストモードの何れかで機能する。通常モードでは、出力バッファが内部論理ブロックから信号を受け取り、パッドで出力を行う、あるいは入力バッファがパッドからの入力を内部論理ブロックに入力する。テストモードでは、BSCは、BSR内のアップストリームBSCからスキャン・データのシフト、パッドへのテスト出力の更新、パッドでのテスト・データの取り込みなどのバウンダリ・スキャン動作を実行する。
BSCの主要機能は、BSR内でスキャン・データをシリアルにシフトすることであり、
図6の例では、入力(P_in)、出力(P_out)およびスリーステート(P_ts)信号をパッドで観測することである。BSCは2つの回路で構成されており、双方向データセルは入出力データのアクセスに使用され、方向コントロールセルは、スリーステート値のアクセスに使用される。両方のセルともスキャン・データのシフトに使用するフリップ・フロップ(FF)で構成されている。データがFFにられ、I/Oバッファがコントロールされる。双方向データセルは、方向コントロールセルに接続され、バウンダリ・スキャン・シフト・レジスタを構成する。
TAPC信号(capture,update,shiftn,treset,TCK)およびMODE信号は、BSCの動作をコントロールする。双方向データセルも方向コントロールセルが生成したHOLI(High Out/Low In)信号によってコントロールされる。HOLIがLowのとき、双方向データセルは、BSC内に入力バッファのデータを受け取る。HILOがHighのときは、BSCは内部論理ブロックからのファンクション・データをロードする。
MODE信号は、命令レジスタのデコードで生成される。MODE信号がHigh(EXTEST)のときは、スキャン・データは出力バッファに出力される。MODE信号がLow(BYPASSまたはSAMPLE)のときは、内部論理ブロックからのファンクション・データは出力バッファに出力される。
バウンダリ・スキャン記述言語(BSDL:Boundary Scan Discription Language)は、各種ツールで用意されている。BSDLはデバイス・プロフィール、ピン配置、その他のバウンダリ・スキャン情報で生成される。

図6 バウンダリ・スキャン・セル(2ビット構成)の例

図7 バウンダリ・スキャン・セルの最小単位の例
[ HOME | 目 次 | ■■ | 前ページ | ↑TOP | 次ページ ] |
更新日:'97/11/08 M.tanaka