１１４９．１に適合するテスト・アクセス用ポート・コントローラであり、ＩＥＥＥ１１４９．１仕様におけるＪＴＡＧの１６のステートの割り当てが使用される。ＴＡＰＣは、ＴＣＫとＴＭＳによってのみ制御される。ＴＡＰＣの状態は、ＩＲのロードにより、３つの基本機能をテストに使用できるようにする。３つの基本機能とは、テスト出力の更新（Update DR）、テストの実行（Run Test/Idle）、そしてテスト応答の入手（Capture DR）である。ＴＡＰＣによりテスト・ホストは命令とテスト・データ／結果の両方をシフトインとシフトアウトすることができる。ＴＡＰＣブロックの入力および出力を表１に示す。出力は主に命令レジスタとデータ・レジスタに対するコントロール信号である。

表１　ＴＡＰＣブロックの制御信号

テスト・ホストは、ＴＣＫと同期したＴＭＳをＴＡＰＣに入力することによってテストを行う。ＴＡＰＣは図５の状態遷移図に従い、命令レジスタあるいはデータ・レジスタ上で、希望する機能を実行する。次の状態は、ＴＭＳ入力値によって決定される。

図５　ＴＡＰＣの状態遷移図