[PR]看護師の好条件な求人情報満載:「夜勤は嫌!」など希望の転職が実現♪

| HOME | 目 次 | 前ページ |      |


JTAG 


JTAGテス卜の実際

JTAGテストの具体的な実施例を図11に示す。JTAGテストを実施するには、JTAG対応デバイスが搭載されたテスト対象プリント基板の他に、TAPの5本の信号線を制御してJTAGテストを実行するためのホスト(パソコンである場合が多い)が必要である。

ホストでは、効果的なテストを行うために、バウンダリスキャンレジスタのシリアルループのTDI信号ピンヘ与える命令やテストデータを作成したり、TDO信号ピンから出力されてきたテスト結果を解析する。

プリント基板のテスト(デバイス自身の機能チェックやデバイス周辺の接続チェックなど)を行うためには、基板上に存在する複数のJTAG対応デバイスのTDI信号とTDO信号をシリアル接続(他の3本の信号線はパラレル接続)した回路構成になる。つまり、基板上のデバイス数やテストの種類などに関わりなく、わずか5本の線を接続することによって、JTAGテストが可能となるのである。これは、従来方式で各デバイスの全ピンに対してテスト針を接続したことに相当する。

 

図11〕JTAGテストシステムの構成

 

JTAGテストでは、命令やテストデータなどのすべてを、長いビット列としてTDI信号ピンヘ送り出す。また、テスト結果は、TDO信号ピンから同じく長いビット列として取り出してくる。これらTDI信号ピンとTDO信号ピンとのシリアルデータを入出力したり、TMS信号やTCK信号を外部から制御しているのがJTAGコントローラである。

JTAGコントローラとしては、パソコン用の周辺ボード、あるいは外付けコントローラなどのタイプがある。また、TDI信号へ送り込むビット列の作成や、TDO信号から取り出してきたテスト結果のビット列を解析するソフトが必要となる。

図12に、JTAGテストの実施手順例を示す。テストを行うには、テストベクタと呼ばれるデータファイルを用意する必要がある。このテストベクタは、ネットリストファイルおよびコンポーネントデータファイルから、パターンジェネレータと呼ばれるツールソフトを用いることによって、自動生成させることが可能である。

ネットリストファイルとは、回路を構成するデバイス間の結線関係を定義したファイルで、プリント基板作成時の電子回路CADが出力する。コンポーネントデータファイルは、テスト対象となっているJTAG対応デバイスのピン割り当て、命令コードの定義およびバウンダリスキャンレジスタのビット定義などを行っているファイルで、その内容についてはデバイスのデータシートに記載されているほか、デバイスメーカーからファイルの形で提供される場合もある。

これらのファイルが用意できればテスト対象のプリント基枚とホスト間を専用ケーブルで接続することによって、テストが実施できる。

 

図12〕JTAGテストの実施手順例

 

以上のように、テストそのものは自動化することが可能だが、テスト結果がまたしても長大なビット列であることはいうまでもない。そのため、テスト結果を解析する故障解析ツールソフトも存在する。

 

JTAGの今後と問題点

JTAGテストは、現在のところディジタルICだけが対象だが、アナログICまで拡張しようと検討(P1149.4 Mixed Signal Test Bus Standard)が進んでいる。まもなく規格が決まると思われる。

今後、アナログJTAGが規格化されれば、アナログ/ディジタル混在回路の配線検査とともにアナログ素子のインピーダンステストを行うことが可能になる。MCM(Multi-Chip Module)などの高密度実装基板のテストに有効と期待されている。

しかし、JTAG対応ICにすると、コストアップになること、チッブに占めるJTAG用回路が高集積化の際に無視できないことなど、問題点のあることも事実である。とくに、アナログJTAGで計測精度を上げるためには、アナログスイッチのON抵抗を小さくする必要がある。しかし、ON抵抗の値を大幅に下げるとなると、かなりのコスト高になるという。<1>

テストの容易化・効率化とICのコストアップとのトレードオフが今後の課題となっている。

また、FPGA/CPLDの書き換え端子として使用するデバイスや、すでに述べたようにCPUのデバッグに使用している例もある。いずれにせよJTAGはプリント基板の配線チェック以外の用途も広い。

 

<1>:情報99-Jan-24:
ある試算によると、「0.25um位のプロセスを使えばコストは無視できる」という情報もある。


参老文献

l)IEEE Std 1149.1-1990, IEEE Standard Test Access Port and Boundary-Scan Architecture

2)H.Bleeker Approach, P.van den Eijuden, F.de Jong, BOUNDARY-SCAN TEST:A Practical Approach, Kluwer Academic Publishers, 1993

3)『SCOPEテスタビリティ製品データブック」、Texas Instruments、1993

4)SCAN Databook, National Semiconductor, 1994

5)坂巻、「JTAGをウォッチせよ!バウンダリスキャンの時代がやってきた」、『省力と白動化』、1995.2月号

6) 坂巻、「現場で役立つディジタルマイコンボードの新テスト手法」、『自動化技術』、第28巻第2号、1996

7)小川、「バウンダリスキャンテスト方式とロジック設計」、『トランジスタ技術」、1995年2月号

 


[ HOME | 目 次 | ■■ | 前ページ | ↑TOP | ■■■ ]


 更新日:'99/01/24 M.tanaka


[PR]車当る!高収入アルバイトより:お得!?更に無料で50万もプレゼント♪