| HOME | 目 次 | 前ページ | 次ページ | |
|
JTAG
TAPコントローラの動作
JTAGで中心となって制御を行っているのがTAPコントローラで、その動作は、
図5に示す16ステートの遷移によって表される。したがって、この図の遷移を把握することが、JTAGの動作を理解することになる。まず
図5で、枠で囲んで示したラベルがそれぞれのステート名を表し、周囲の数値はステートが遷移するときのTMS信号の値である。つまり、遷移するかしないかは、TCK信号の立ち上がりエッジ時のTMS信号の値によって決定される。TAPコントローラのステートには、ステート名の一部がDR(データレジスタ)となっている左側の縦パスと、IR(インストラクションレジスタ)となっている右側の縦パスの二つの主要パスがある。
DRとはバウンダリスキャンレジスタやバイパスレジスタ、またはオプションのIDCODEレジスタやUSERCODEレジスタなどのことであり、直前に実行された命令の種類によって、その中の一つが選択される。
TAPコントローラの16あるステートの中では、とくにCapture、Shift、Updateの動作が重要であり、他は一時的なステートであったり、流れを切り替えるためのステートである。三つの主要ステートについて、以下に説明する。

〔図5〕TAPコントローラのステート
●Capture(獲得)ステート
セルの内部を詳細に示すと、
図6に示すように1ビットのシフトレジスタと1ビットのラッチによって構成されている。セルの入力がICの信号ピンヘ接続されていて、出力が内部ロジックヘ接続されている場合には入カセル、逆にセルの入力に内部ロジックが接続され、出力に信号ピンが接続されている場合には出カセルと呼ばれる。
マイクロプロセッサのデータパスのように、一つの信号ピンを流れるデータが双方向の場合には、同一信号ピンに入カセルと出カセルの両方が用意されていて、選択して使用する構造となっているのが一般的である。
ここで、Captureステートは、入力からシフトレジスタヘデータを獲得する動作を行う〔
図7(a)〕。つまり、バウンダリスキャンレジスタが選択されているときにCapture-DRステートを通過すると、入カセルの場合には、ICピンの状態が取り込まれてシフトレジスタに設定される。また、出力セルの場合には、内部ロジックが出力している状態がシフトレジスタに設定されることになる。次に、インストラクションレジスタが選択されているときにCapture-IRステートを通過した場合には、IRステータスワードと呼ばれる固定値(インストラクションレジスタの下位2ビットが“O1”で、他のビットは各デバイスに依存する)がシフトレジスタに設定される。この機能は、JTAGテスト回路が正常であるかどうかをチェックする際にも利用される。
●Shift(シフト)ステート
シフトレジスタの内容がTDO信号ピンにシフト出力され、新しいデータがTDI信号ピンからシフト入力される〔
図7(b)〕。つまり、このステートを1回通過すると、TDI信号ピンとTDO信号ピンに接続されているレジスタの内容が,1ビット分シフトする。したがって、このステートは、必要なデータや命令のビット列が希望する位置に行き着くまで、TMS信号を“0”に保って必要な回数だけTCK信号を繰り返し与えることになる。
●Update(更新)ステート
このステートを通過するとき、シフトレジスタの内容がラッチに固定される〔
図7(c)〕。固定された内容は、バウンダリスキャンレジスタの場含には、実際にセルの出力として現れ、インストラクションレジスタの場合には、命令としてデコードされ、その後にその機能が有効となる。
〔図6〕セルの構造

〔図7〕主要ステートでのセル動作
[ HOME | 目 次 | ■■ | 前ページ | ↑TOP | 次ページ ] |
更新日:'97/11/08 M.tanaka